Namai > žinios > Pramonės naujienos

Išsamus lustų gamybos proceso paaiškinimas (2/2): nuo plokštelės iki pakavimo ir testavimo

2024-09-18

Kiekvieno puslaidininkinio gaminio gamybai reikia šimtų procesų, o visas gamybos procesas yra padalintas į aštuonis etapus:plokštelių apdorojimas - oksidacija - fotolitografija - ėsdinimas - plonasluoksnis nusodinimas - sujungimas - bandymas - pakavimas.




5 veiksmas: plonos plėvelės nusodinimas


Thin film deposition


Norėdami sukurti mikroįrenginius lusto viduje, turime nuolat dengti plonų plėvelių sluoksnius ir pašalinti perteklines dalis ėsdinant, taip pat pridėti tam tikrų medžiagų, kad atskirtume skirtingus įrenginius. Kiekvienas tranzistorius arba atminties elementas yra kuriamas žingsnis po žingsnio per aukščiau aprašytą procesą. „Plona plėvelė“, apie kurią čia kalbame, reiškia „plėvelę“, kurios storis mažesnis nei 1 mikronas (μm, viena milijoninė metro dalis), kurios negalima pagaminti įprastais mechaninio apdorojimo metodais. Plėvelės, kurioje yra reikiamų molekulinių ar atominių vienetų, uždėjimo ant plokštelės procesas yra „nusodinimas“.


Norėdami suformuoti daugiasluoksnę puslaidininkinę struktūrą, pirmiausia turime padaryti įrenginio krūvą, tai yra pakaitomis ant plokštelės paviršiaus sukrauti kelis plonų metalinių (laidžių) ir dielektrinių (izoliacinių) plėvelių sluoksnius, o tada pašalinti perteklių. dalys per pakartotinius ėsdinimo procesus, kad susidarytų trimatė struktūra. Metodai, kuriuos galima naudoti nusodinimo procesams, apima cheminį nusodinimą garais (CVD), atominio sluoksnio nusodinimą (ALD) ir fizinį nusodinimą garais (PVD), o šiuos metodus naudojant galima suskirstyti į sausąjį ir šlapiąjį nusodinimą.


Cheminis nusodinimas garais (CVD)

Cheminio nusodinimo garais metu pirmtakų dujos reaguoja reakcijos kameroje ir sudaro ploną plėvelę, pritvirtintą prie plokštelės paviršiaus ir šalutinių produktų, kurie išpumpuojami iš kameros. Plazma sustiprintas cheminis nusodinimas garais naudoja plazmą reaguojančioms dujoms generuoti. Šis metodas sumažina reakcijos temperatūrą, todėl puikiai tinka temperatūrai jautrioms struktūroms. Plazmos naudojimas taip pat gali sumažinti nuosėdų skaičių, todėl dažnai gaunamos aukštesnės kokybės plėvelės.


Chemical Vapor Deposition(CVD)


Atominio sluoksnio nusodinimas (ALD)

Atominio sluoksnio nusodinimas sudaro plonas plėveles, vienu metu nusodindamas tik kelis atominius sluoksnius. Pagrindinis šio metodo veiksnys yra tam tikra tvarka atliekamų nepriklausomų veiksmų ciklas ir geros kontrolės išlaikymas. Pirmasis žingsnis yra padengti plokštelės paviršių pirmtaku, o tada įvedamos skirtingos dujos, kurios reaguoja su pirmtaku, kad ant plokštelės paviršiaus susidarytų norima medžiaga.


Atomic Layer Deposition(ALD)


Fizinis nusodinimas garais (PVD)

Kaip rodo pavadinimas, fizinis nusodinimas garais reiškia plonų plėvelių susidarymą fizinėmis priemonėmis. Purškimas yra fizinis garų nusodinimo metodas, kurio metu argono plazma išpurškia atomus iš taikinio ir nusodina juos ant plokštelės paviršiaus, kad susidarytų plona plėvelė. Kai kuriais atvejais nusodintą plėvelę galima apdoroti ir patobulinti naudojant tokius metodus kaip terminis ultravioletinis apdorojimas (UVTP).


Physical Vapor Deposition(PVD)


6 veiksmas: sujungimas


Puslaidininkių laidumas yra tarp laidininkų ir nelaidininkų (t.y. izoliatorių), o tai leidžia visiškai valdyti elektros srautą. Plokščių litografijos, ėsdinimo ir nusodinimo procesai gali sudaryti tokius komponentus kaip tranzistoriai, tačiau juos reikia prijungti, kad būtų galima perduoti ir priimti galią ir signalus.


Metalai naudojami grandinių sujungimui dėl jų laidumo. Puslaidininkiams naudojami metalai turi atitikti šias sąlygas:


· Maža varža: Kadangi metalinės grandinės turi praleisti srovę, jose esantys metalai turi turėti mažą varžą.


· Termocheminis stabilumas: Metalinių medžiagų savybės metalo sujungimo proceso metu turi išlikti nepakitusios.


· Didelis patikimumas: Tobulėjant integrinių grandynų technologijai, net nedideli metalinių sujungimo medžiagų kiekiai turi būti pakankamai patvarūs.


· Gamybos savikaina: Net jei tenkinamos pirmosios trys sąlygos, medžiagų kaina yra per didelė, kad atitiktų masinės gamybos poreikius.


Sujungimo procese daugiausia naudojamos dvi medžiagos – aliuminis ir varis.


Aliuminio sujungimo procesas

Aliuminio sujungimo procesas prasideda nuo aliuminio nusodinimo, fotorezisto panaudojimo, ekspozicijos ir tobulinimo, o po to ėsdinimas, siekiant selektyviai pašalinti aliuminio ir fotorezisto perteklių prieš pradedant oksidacijos procesą. Atlikus aukščiau nurodytus veiksmus, fotolitografijos, ėsdinimo ir nusodinimo procesai kartojami tol, kol bus baigtas sujungimas.

Be puikaus laidumo, aliuminį taip pat lengva fotografuoti, ėsdinti ir nusodinti. Be to, jis turi mažą kainą ir gerą sukibimą su oksido plėvele. Jo trūkumai yra tai, kad jis lengvai rūdija ir turi žemą lydymosi temperatūrą. Be to, kad aliuminis nereaguotų su siliciu ir nesukeltų ryšio problemų, reikia pridėti metalo nuosėdų, kad aliuminis būtų atskirtas nuo plokštelės. Šis telkinys vadinamas „barjeriniu metalu“.


Aliuminio grandinės susidaro nusodinant. Vafliui patekus į vakuuminę kamerą, prie plokštelės prilips plona aliuminio dalelių suformuota plėvelė. Šis procesas vadinamas „nusodinimu garais (VD)“, kuris apima cheminį nusodinimą garais ir fizinį nusodinimą garais.


Aluminum Interconnection Process


Vario sujungimo procesas

Kadangi puslaidininkių procesai tampa sudėtingesni, o įrenginių dydžiai mažėja, aliuminio grandinių prijungimo greitis ir elektrinės savybės nebėra tinkamos, todėl reikalingi nauji laidininkai, atitinkantys tiek dydžio, tiek kainos reikalavimus. Pirmoji priežastis, dėl kurios varis gali pakeisti aliuminį, yra ta, kad jo varža mažesnė, o tai leidžia greičiau prijungti įrenginį. Varis taip pat patikimesnis, nes yra atsparesnis elektromigracijai, metalo jonų judėjimui, kai metalu teka srovė, nei aliuminis.


Tačiau varis nesudaro lengvai junginių, todėl jį sunku išgaruoti ir pašalinti nuo plokštelės paviršiaus. Kad išspręstume šią problemą, užuot ėsdinę varį, nusodiname ir ėsdiname dielektrines medžiagas, kurios formuoja metalinių linijų raštus, sudarytus iš griovių ir angų, kur reikia, o tada užpildome anksčiau minėtus „raktus“ variu, kad būtų pasiektas tarpusavio ryšys, procesas vadinamas „damascena“. .

Vario atomams toliau difunduojant į dielektriką, pastarojo izoliacija mažėja ir sukuria barjerinį sluoksnį, kuris blokuoja vario atomus nuo tolesnės difuzijos. Tada ant barjerinio sluoksnio susidaro plonas vario sėklos sluoksnis. Šis žingsnis leidžia galvanizuoti, ty didelio formato raštus užpildyti variu. Užpildžius vario perteklių galima pašalinti metalo cheminiu mechaniniu poliravimu (CMP). Užbaigus, galima nusodinti oksido plėvelę, o perteklinę plėvelę galima pašalinti fotolitografijos ir ėsdinimo procesais. Aukščiau aprašytą procesą reikia kartoti, kol bus baigtas vario sujungimas.


Challenges associated with copper interconnects


Iš aukščiau pateikto palyginimo matyti, kad skirtumas tarp vario sujungimo ir aliuminio sujungimo yra tas, kad vario perteklius pašalinamas metaliniu CMP, o ne ėsdinant.


7 veiksmas: bandymas


Pagrindinis bandymo tikslas yra patikrinti, ar puslaidininkinio lusto kokybė atitinka tam tikrą standartą, kad būtų pašalinti gaminiai su trūkumais ir pagerintas lusto patikimumas. Be to, išbandyti gaminiai su defektais nepateks į pakavimo etapą, o tai padeda sutaupyti išlaidų ir laiko. Elektroninis rūšiavimas ant štampavimo (EDS) yra plokštelių bandymo metodas.


EDS yra procesas, kuris patikrina kiekvieno lusto elektrines charakteristikas plokštelės būsenoje ir taip pagerina puslaidininkių išeigą. EDS galima suskirstyti į penkis etapus:


01 Elektrinių parametrų stebėjimas (EPM)

EPM yra pirmasis puslaidininkinių lustų bandymo žingsnis. Atliekant šį veiksmą bus patikrintas kiekvienas puslaidininkinių integrinių grandynų reikalingas įrenginys (įskaitant tranzistorius, kondensatorius ir diodus), siekiant užtikrinti, kad jų elektriniai parametrai atitiktų standartus. Pagrindinė EPM funkcija – teikti išmatuotus elektrinių charakteristikų duomenis, kurie bus naudojami puslaidininkių gamybos procesų efektyvumui ir gaminio veikimui gerinti (neaptikti gaminių su trūkumais).


02 Vaflių senėjimo testas

Puslaidininkių defektų dažnis yra susijęs su dviem aspektais: gamybos defektų dažniu (didesnis ankstyvoje stadijoje) ir defektų dažniu per visą gyvavimo ciklą. Plokščių senėjimo testas reiškia plokštelės testavimą esant tam tikrai temperatūrai ir kintamos srovės įtampai, siekiant išsiaiškinti gaminius, kurie gali turėti defektų ankstyvoje stadijoje, tai yra, siekiant pagerinti galutinio gaminio patikimumą, atrandant galimus defektus.


03 Aptikimas

Pasibaigus senėjimo bandymui, puslaidininkio lustą reikia prijungti prie bandymo įrenginio naudojant zondo kortelę, o tada galima atlikti plokštelės temperatūros, greičio ir judesio bandymus, kad būtų patikrintos atitinkamos puslaidininkių funkcijos. Konkrečių bandymo veiksmų aprašymas pateikiamas lentelėje.


04 Remontas

Remontas yra svarbiausias bandymo žingsnis, nes kai kurias sugedusias lustas galima pataisyti pakeitus probleminius komponentus.


05 Taškavimas

Mikroschemos, kurios neatlaikė elektros bandymo, buvo sutvarkytos ankstesniuose žingsniuose, tačiau jas vis tiek reikia pažymėti, kad būtų galima atskirti. Anksčiau sugedusias lustus reikėdavo žymėti specialiu rašalu, kad būtų galima juos atpažinti plika akimi, tačiau dabar sistema automatiškai jas surūšiuoja pagal testo duomenų reikšmę.


8 žingsnis: pakavimas


Po kelių ankstesnių procesų plokštelė sudarys vienodo dydžio kvadratines drožles (taip pat žinomas kaip „vienos lustai“). Kitas dalykas, kurį reikia padaryti, yra gauti atskiras drožles pjaunant. Naujai supjaustytos lustai yra labai trapūs ir negali keistis elektros signalais, todėl jas reikia apdoroti atskirai. Šis procesas yra pakavimas, apimantis apsauginio apvalkalo formavimą puslaidininkinio lusto išorėje ir leidimą jiems keistis elektros signalais su išore. Visas pakavimo procesas yra padalintas į penkis etapus, būtent plokštelių pjovimą, vieno lusto tvirtinimą, sujungimą, formavimą ir pakuotės testavimą.


01 Vaflių pjovimas

Norėdami iš vaflio išpjauti begalę tankiai išsidėsčiusių drožlių, pirmiausia turime atsargiai „šlifuoti“ vaflio nugarėlę, kol jos storis atitiks pakavimo proceso poreikius. Po šlifavimo galime pjauti išilgai užrašo linijos ant plokštelės, kol puslaidininkinė lustas bus atskirtas.


Yra trys plokštelių pjovimo technologijos tipai: pjovimas ašmenimis, pjovimas lazeriu ir plazminis pjovimas. Pjaustymas kubeliais – tai deimantinio ašmenų naudojimas vafliui pjaustyti, nes jis yra linkęs į trinties šilumą ir šiukšles ir taip sugadinti plokštelę. Pjaustymas lazeriu pasižymi didesniu tikslumu ir gali lengvai apdoroti plono storio plokšteles arba nedidelius tarpus tarp jų. Plazminio pjaustymo kauliukais naudojamas plazminio ėsdinimo principas, todėl ši technologija taip pat taikoma net jei atstumas tarp žymenų linijų yra labai mažas.


02 Vieno plokštelės priedas

Po to, kai visi lustai yra atskirti nuo plokštelės, turime pritvirtinti atskirus drožles (pavienius vaflius) prie pagrindo (švininio rėmo). Pagrindo funkcija yra apsaugoti puslaidininkinius lustus ir leisti jiems keistis elektros signalais su išorinėmis grandinėmis. Skiedroms pritvirtinti galima naudoti skystus arba vientisus juostinius klijus.


03 Sujungimas

Pritvirtinę lustą prie pagrindo, taip pat turime sujungti abiejų kontaktinius taškus, kad būtų pasiektas elektrinis signalas. Šiame žingsnyje galima naudoti du sujungimo būdus: vielos surišimas naudojant plonus metalinius laidus ir apverstų lustų sujungimas naudojant sferinius auksinius arba alavo blokus. Vielos sujungimas yra tradicinis metodas, o flip chip sujungimo technologija gali pagreitinti puslaidininkių gamybą.


04 Liejimas

Užbaigus puslaidininkinio lusto prijungimą, reikia atlikti formavimo procesą, kad į lusto išorę būtų įtraukta pakuotė, apsauganti puslaidininkinį integrinį grandyną nuo išorinių sąlygų, tokių kaip temperatūra ir drėgmė. Pagaminus pakuotės formą pagal poreikį, į formą turime įdėti puslaidininkinį lustą ir epoksidinį liejimo mišinį (EMC) ir užsandarinti. Užsandarintas lustas yra galutinė forma.


05 Pakuotės testas

Galutinę formą jau turėję lustai taip pat turi išlaikyti galutinį defektų testą. Visi puslaidininkiniai lustai, kurie patenka į galutinį testą, yra baigti puslaidininkiniai lustai. Jie bus patalpinti į bandymo įrangą ir nustatomos įvairios sąlygos, pvz., įtampa, temperatūra ir drėgmė elektros, funkciniams ir greičio bandymams. Šių bandymų rezultatai gali būti naudojami ieškant defektų ir gerinant gaminių kokybę bei gamybos efektyvumą.


Pakavimo technologijos raida

Mažėjant lustų dydžiui ir didėjant eksploatacinių savybių reikalavimams, per pastaruosius kelerius metus pakuotėje buvo įdiegta daug technologinių naujovių. Kai kurios į ateitį orientuotos pakavimo technologijos ir sprendimai apima nusodinimo naudojimą tradiciniams galiniams procesams, pvz., plokštelinio lygio pakavimui (WLP), smūgiavimo procesams ir perskirstymo sluoksnio (RDL) technologijoms, taip pat ėsdinimo ir valymo technologijoms priekinėje dalyje. vaflių gamyba.


Packaging technology evolution


Kas yra pažangi pakuotė?

Tradicinėje pakuotėje kiekvieną lustą reikia iškirpti iš vaflio ir įdėti į formą. Vaflinio lygio pakuotė (WLP) yra pažangios pakavimo technologijos rūšis, kuri reiškia lusto tiesioginį pakavimą ant plokštelės. WLP procesas yra pirmiausia supakuoti ir išbandyti, o tada atskirti visus susidariusius lustus nuo plokštelės vienu metu. Palyginti su tradicine pakuote, WLP pranašumas yra mažesnės gamybos sąnaudos.

Išplėstinė pakuotė gali būti suskirstyta į 2D pakuotes, 2,5D pakuotes ir 3D pakuotes.


Mažesnė 2D pakuotė

Kaip minėta anksčiau, pagrindinis pakavimo proceso tikslas yra puslaidininkinio lusto signalo siuntimas į išorę, o plokštelėje susidarę iškilimai yra kontaktiniai taškai siunčiant įvesties/išvesties signalus. Šie iškilimai skirstomi į ventiliuojamus ir ištraukiamus. Pirmoji ventiliatoriaus formos yra lusto viduje, o antroji vėduoklės formos yra už lusto diapazono ribų. Įvesties/išvesties signalą vadiname I/O (input/output), o įvesties/išvesties skaičius vadinamas I/O count. I/O skaičius yra svarbus pakavimo metodo nustatymo pagrindas. Jei įvesties / išvesties skaičius mažas, naudojama ventiliatoriaus pakuotė. Kadangi lusto dydis po supakavimo beveik nesikeičia, šis procesas dar vadinamas lusto masto pakavimu (CSP) arba plokštelės lygio lusto masto pakavimu (WLCSP). Jei įvesties / išvesties skaičius yra didelis, paprastai naudojama fan-out pakuotė, o, kad būtų galima nukreipti signalą, be iškilimų reikia perskirstymo sluoksnių (RDL). Tai yra "fan-out vaflių lygio pakuotė (FOWLP)."


2D packaging


2.5D pakuotė

2.5D pakavimo technologija gali sudėti dviejų ar daugiau tipų lustus į vieną pakuotę, tuo pačiu leidžiant signalus nukreipti į šoną, o tai gali padidinti pakuotės dydį ir našumą. Plačiausiai naudojamas 2.5D pakavimo būdas yra atminties ir loginių lustų sudėjimas į vieną pakuotę per silicio tarpiklį. 2.5D pakavimui reikalingos pagrindinės technologijos, pvz., per Silicon Vias (TSV), mikro nelygumai ir smulkaus žingsnio RDL.


2.5D packaging


3D pakuotė

3D pakavimo technologija gali sudėti dviejų ar daugiau tipų lustus į vieną paketą, tuo pačiu leidžiant signalus nukreipti vertikaliai. Ši technologija tinka mažesnio ir didesnio I/O skaičiaus puslaidininkiniams lustams. TSV gali būti naudojamas lustams su dideliu I/O skaičiumi, o laidų sujungimas gali būti naudojamas lustams su mažu I/O skaičiumi ir galiausiai sudaro signalų sistemą, kurioje lustai yra išdėstyti vertikaliai. Pagrindinės technologijos, reikalingos 3D pakavimui, yra TSV ir mikro-bump technologija.


Iki šiol buvo visiškai įdiegti aštuoni puslaidininkinių gaminių gamybos etapai „plokščių apdorojimas – oksidacija – fotolitografija – ėsdinimas – plonasluoksnis nusodinimas – sujungimas – bandymas – pakavimas“. Nuo „smėlio“ iki „lustų“ puslaidininkių technologija atlieka tikrą „akmenų pavertimo auksu“ versiją.



VeTek Semiconductor yra profesionalus Kinijos gamintojasTantalo karbido danga, Silicio karbido danga, Specialus grafitas, Silicio karbido keramikairKita puslaidininkinė keramika. „VeTek Semiconductor“ yra įsipareigojusi teikti pažangius sprendimus įvairiems SiC Wafer gaminiams puslaidininkių pramonei.


Jei jus domina pirmiau minėti produktai, nedvejodami susisiekite su mumis tiesiogiai.  


Mob.: +86-180 6922 0752


WhatsAPP: +86 180 6922 0752


paštas: anny@veteksemi.com


X
We use cookies to offer you a better browsing experience, analyze site traffic and personalize content. By using this site, you agree to our use of cookies. Privacy Policy
Reject Accept